Energiebewusst Rechnen auf rekonfigurierbarer Hardware (2022/23)

Prof. Dr. Andreas Polze
Sven Köhler, Lukas Wenzel
Termine: montags, 11:00-12:30 Uhr, A2.1; donnerstags, 13:30-15:00 Uhr, HS 2

Diese Lehrveranstaltung vermittelt grundlegende Denk- und Handlungsweisen in der energiebewussten Konzeption und Implementierung von Arbeitslasten. Kernpunkt ist ein empirischer Zugang zur Vielfalt möglicher Designentscheidungen durch Instrumentierung, Messung und Analyse.

Diese Erfahrungen werden an einem konkreten Beschleunigerprojekt ausgehend von einer Software-Referenzimplementierung auf einer FPGA-Plattform gesammelt. Der erste Teil der Veranstaltung beschäftigt sich daher mit der Hardwarebeschreibungsumgebung SpinalHDL, welche durch einen hohen Abstraktionsgrad die pragmatische Umsetzung eines Beschleunigerdesigns erlaubt.

Im zweiten Teil werden Software- und Hardwarelösung umfassend im Hinblick auf Energiebedarf und Performance untersucht und Beziehungen zwischen Ergebnissen und Designentscheidungen hergestellt. Somit bleiben neben der empirischen Methodik auch Erfahrung und Heuristiken, die Entscheidungen in zukünftigen Projekten unterstützen.

Leistungserfassung

Die Endnote wird mit einer abschließenden mündlichen Prüfung ermittelt, die sowohl generelle Vorlesungsinhalte sowie persönliche Erfahrungen aus der Projektarbeit umfasst.

Voraussetzungen für die Zulassung zur Prüfung sind die Bearbeitung des Projektes und Teilnahme an den regelmäßigen Projektkonsultationen.

Inhalte & Zeitplan

Hardware Design mit SpinalHDL

Energie als Betriebsressource

Projektphase

Die Donnerstags-Termine sind mit der Lehrveranstaltung Eingebettete Betriebssysteme abgestimmt, sodass konfliktfrei an beiden Lehrveranstaltungen teilgenommen werden kann.